## PATENT ABSTRACTS OF JAPAN

(11)Publication number:

10-303141

(43)Date of publication of application: 13.11.1998

(51)Int.CI.

H01L 21/28 H01L 21/28 H01L 21/318 H01L 29/78 H01L 21/336

(21)Application number: 09-125009

(71)Applicant:

SONY CORP

(22)Date of filing:

28.04.1997


(72)Inventor:

SUENAGA ATSUSHI

# (54) SEMICONDUCTOR DEVICE AND ITS MANUFACTURE

PROBLEM TO BE SOLVED: To eliminate the need for a contact compensating process and, in addition, the matching margin of an element activating area by preventing the etching of a gate oxide film even when an oxide film is sufficiently etched.

SOLUTION: In a semiconductor device, a side-wall insulating film has an SiO2 film 36 and Si3N4 films 37 and 41 covering the film 36 and the Si3N4 film 41 covers the side edge section 32a of an SiO2 film 32. Therefore, the infiltration of an etchant to the SiO2 film 34 which is formed as a gate oxide film can be prevented by the Si3N4 films 37 and 41. In addition, even when misalignment occurs in forming a contact hole 46, the etching of the side edge section 32a can be prevented, because the Si3N4 film 41 works as a stopper.



### **LEGAL STATUS**

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

Copyright (C); 1998,2003 Japan Patent Office

# (19)日本国特許庁 (JP)

# (12)公開特許公報 (A)

(11)特許出願公開番号

# 特開平10-303141

(43)公開日 平成10年(1998)11月13日


(51) Int. Cl. *	識別記号	庁内整理番号	F I		技術表示箇所
H01L 21/28			H01L 21/28	В	
	301			301 T	
21/318			21/318	<b>N</b> <sub>±</sub> ,	
29/78			29/78	301 P	
21/336				301 G	
		審查請求	未請求 請求項の数	4 FD (全8頁)	最終頁に続く
(21)出願番号	特願平9-125	0 0 9	(71)出願人 000	0002185	
			' '	-株式会社	
22)出顧日	平成9年(1991	7) 4月28日		『品川区北品川6丁目	7番35号
	•		(72)発明者 末永		,- · · · ·
			•	邓品川区北品川 6 丁目	7番35号 ソ
		•		k式会社内	
			(74)代理人 弁理士	土屋上勝	
					•
•					•
			· ·		
					•
		*			•

# (54)【発明の名称】半導体装置及びその製造方法

### (57)【要約】

【課題】 酸化膜を十分にエッチングしてもゲート酸化 膜のエッチングを防止し、コンタクト補償工程を不要に し、素子活性領域の合わせ余裕も不要にする。

【解決手段】 SiO、膜36とこのSiO、膜36を そっているSi、N、膜37、41とを側壁絶縁膜が有 しており、SiO、膜32の端縁部32aをSi、N、 膜41が覆っている。このため、ゲート酸化膜であるS iO、膜34へのエッチング薬液の浸潤をSi、N、膜 37、41で防止することができる。また、コンタクト 孔46を開孔する際に合わせずれが生じても、Si、N、 膜41がストッパになって、端縁部32aのエッチン グが防止される。



#### 【特許請求の範囲】

【請求項1】 ゲート電極の側面と前記ゲート電極の側 部における半導体基板の表面とを覆う側壁絶縁膜が、 少なくとも前記表面に接している酸化膜と、

この酸化膜を覆っている窒化膜とを有していることを特 徴とする半導体装置。

【請求項2】 フィールド酸化膜のうちで素子活性領域 に臨む端縁部を窒化膜が覆っていることを特徴とする請 求項1記載の半導体装置。

【請求項3】 ゲート電極の側面と前記ゲート電極の側 部における半導体基板の表面とに接する酸化膜と、この 酸化膜の前記側面及び前記表面とは反対の面に接する第 1の窒化膜とを形成する工程と、

前記酸化膜に等方性エッチングを施して、前記第1の窒 化膜と前記半導体基板との間及び前記第1の窒化膜と前 記ゲート電極との間に溝を形成する工程と、

前記等方性エッチングの後に、第2の窒化膜を堆積させ て前記溝を埋める工程と、

前記第2の窒化膜に異方性エッチングを施して、前記溝 内に前記第2の窒化膜を残す工程とを具備することを特 20 徽とする半導体装置の製造方法。

【請求項4】 素子活性領域に臨む端縁部が段差部になる っているフィールド酸化膜を形成する工程と、

前記異方性エッチングによって前記端縁部を覆う前記第 2の窒化膜を残す工程とを具備することを特徴とする請 求項3記載の半導体装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【発明の属する技術分野】本願の発明は、ゲート電極に 側壁絶縁膜が設けられている半導体装置及びその製造方 30 法に関するものである。

[0002]

【従来の技術】MOSトランジスタ等の半導体装置を微 細化、高速化するためには、半導体基板に形成されてい る不純物領域や半導体膜から成るゲート電極の寄生抵抗 を低減させる必要があり、そのために、不純物領域及び ゲート電極の各々の表面に、高融点金属シリサイド膜等 の様な半導体と金属との化合物膜を形成する構造が考え

【0003】図5は、上述の構造を有するMOSトラン ジスタ及びその製造方法の第1従来例を示している。こ の第1従来例では、図5 (a)に示す様に、Si基板1 1の表面にフィールド酸化膜としてのSi〇、膜12を 形成し、Si基板11にウェル13を形成する。そし て、SiO,膜12に囲まれている素子活性領域の表面 にゲート酸化膜としてのSiO、膜14を形成した後、 多結晶Si膜15から成るゲート電極とSiO.膜16 から成る倒壁絶縁膜とを順次に形成する。

【0004】次に、図5(b)に示す様に、ソース・ド レイン領域としての不純物領域17を形成した後、Si 50

基板11及び多結晶Si膜15の各々の表面の自然酸化 膜(図示せず)をフッ酸系の薬液でエッチングする。そ して、高融点金属膜(図示せず)を全面に堆積させ、S i基板11及び多結晶Si膜15と高融点金属膜とを反 応させて高融点金属シリサイド膜18を形成する。

【0005】自然酸化膜の除去によって、Si基板11 及び多結晶Si膜15と高融点金属膜との反応が促進さ れて、低抵抗で安定な高融点金属シリサイド膜18が形 成される。その後、SiO、膜12、16上に未反応の まま残っている高融点金属膜を除去して、Si基板11 及び多結晶Si膜15の各々の表面に自己整合的に高融 点金属シリサイド膜18を形成する。そして、更に、層 間絶縁膜(図示せず)等を形成して、このMOSトラン ジスタを完成させる。

【0006】図6は、上述の構造を有するMOSトラン ジスタ及びその製造方法の第2従来例を示している。こ の第2従来例では、図6(a)に示す様に、図5に示し た第1従来例と同様に多結晶Si膜15から成るゲート 電極までを形成した後、SiO、膜21とSi, N、膜 22とを順次に堆積させ、Si. N. 膜22及びSiO , 膜21を異方性エッチングして、これらSiO, 膜2 1及びSi, N、膜22の2層から成る側壁絶縁膜を形

【0007】その後、再び、図5に示した第1従来例と 同様に、図6(b)に示す様に不純物領域17の形成と フッ酸系の薬液による自然酸化膜のエッチングとを行 い、図6 (c) に示す様に高融点金属シリサイド膜18 を形成する。そして、層間絶縁膜23、コンタクト孔2 4、コンタクト補償用の不純物領域25及びプラグ26 等を形成して、このMOSトランジスタを完成させる。

【発明が解決しようとする課題】ところが、図5に示し た第1従来例では、ゲート電極の側壁絶縁膜がSiO: 膜16のみから成っているので、図5(b)に示した様 に、Si基板11及び多結晶Si膜15の各々の表面の 自然酸化膜(図示せず)をエッチングするためのフッ酸 系の薬液でSiO、膜16もエッチングされる。

【0009】このため、多結晶Si膜15及びこの多結 晶Si膜15の表面に形成した高融点金属シリサイド膜 18から成るゲート電極とSi基板11の表面に形成し た高融点金属シリサイド膜18とが短絡する危険性が高 く、第1従来例のMOSトランジスタでは信頼性が必ず しも高くなかった。

【0010】これに対して、図6に示した第2従来例で は、ゲート電極の側壁絶縁膜が下層のSiO.膜21と 上層のSi、N、膜22との2層から成っており、下記 の表1に示す様にSi、N、膜はSiO、膜に比べてフ ッ酸系の薬液でエッチングされにくいので、フッ酸系の 薬液で自然酸化膜をエッチングしても、側壁絶縁膜はエ ッチングされにくい。

3

【0011】このため、第2従来例のMOSトランジス タは第1従来例のMOSトランジスタよりも信頼性が高 い。なお、下配の表1において、希フッ酸とはHF:H , 〇=1:100の溶液であり、緩衝フッ酸とはHF: フッ化アンモニウム=1:400の溶液である。また、

各々の膜には、形成後に800℃、10分間の熱処理を 施してある。

[0012]

【表1】

フッ酸系の薬液によるエッチング速度 (nm/分)				
膜の種類	希フッ酸	装衝フッド		
S i O. 膜 (熱酸化)	3. 3	3. 5		
SIOz 膜 (SIH.、常圧CVD)	10. 7	6. 7		
SIO: 膜(O: +TEOS、常圧CVD)	12.6	6. 8		
SIO. 膜 (TEOS、減圧CVD)	19. 8	6. 8		
Si. N. 膜 (減圧CVD)	<1. 0	<0.5		
多結晶SI膜 (減圧CVD)	<0.5	1. 7		

【0013】しかも、図6に示した第2従来例では、S i 基板11の表面に接しているのがSiO,膜21であ ってSi, N. 膜22ではないので、Si基板11に生 20 じる応力が少なくてSi基板11に結晶欠陥が生じにく く、また、SiO、膜はSi、N、膜よりもパンドギャ ップが広くてエネルギー障壁が高いためにホットキャリ ア耐性が高い。このため、側壁絶縁膜がSi、N、膜の みから成っている構造に比べて信頼性が高い。

【0014】ところが、PMOSトランジスタの不純物 領域17を形成するために例えばフッ化ポロンをイオン 注入してフッ素がSi基板11中や多結晶Si膜15中 に混入すると、シリサイド化反応が抑制されて低抵抗の 高融点金属シリサイド膜18を形成することが困難にな る。このため、犠牲酸化膜を全面に形成した状態でフッ 化ポロンをイオン注入することが考えられているが、こ の場合は、高融点金属膜の堆積に先立ってこの犠牲酸化 膜をもエッチングしておく必要がある。

【0015】また、Si基板11及び多結晶Si膜15 の各々の表面に非晶質層を形成してシリサイド化反応を 促進するためにこれらの表面にイオン注入を行うことも 考えられているが、このイオン注入時のノックオン効果 によって酸素がSi基板11中や多結晶Si膜15中に 混入すると、シリサイド化反応が却って抑制される。こ 40 チングされる可能性がある。 のため、非晶質層を形成するためのイオン注入に先立っ ても酸化膜をエッチングしておく必要がある。

【0016】つまり、高融点金属シリサイド膜18を形 成するためには、高融点金属シリサイド膜を有しない半 導体装置に比べてフッ酸系の薬液によるエッチングを特 に十分に行う必要がある。

【0017】しかし、フッ酸系の薬液によるエッチング 速度には、Si基板11の面内でばらつきがある。ま た、CMOSトランジスタのうちのPMOSトランジス 夕領域でのみ上述の様に犠牲酸化膜を介してイオン注入 50

を行うと、PMOSトランジスタ領域の犠牲酸化膜の膜 質が劣化して、NMOSトランジスタ領域よりもPMO Sトランジスタ領域で犠牲酸化膜のエッチング速度が速 くなる。

【0018】このため、高融点金属シリサイド膜18を 形成するためにフッ酸系の薬液によるエッチングを十分 に行うと、エッチングの速い領域において、図6 (b) に示す様に、Si基板11とSi, N, 膜22との間及 び多結晶Si膜15とSi,N、膜22との間から露出 しているSiO.膜21が過剰にエッチングされ、ゲー ト酸化膜であるSiO, 膜14もエッチングされる可能 性がある。従って、第2従来例のMOSトランジスタで も信頼性が十分には高くなかった。

【0019】逆に、もし、フッ酸系の薬液によるエッチ ングを十分に行わなければ、低抵抗の高融点金属シリサ イド膜18を形成することができなくて、特性の優れた MOSトランジスタを製造することができない。

【0020】一方、図6(c)に示した様に、不純物領 域17に対するコンタクト孔24を層間絶縁膜23に開 孔する際に合わせずれが生じると、高融点金属シリサイ ド膜18をエッチングのストッパにしていても、フィー ルド酸化膜であるSiO,膜12の端縁部12aがエッ

【0021】そして、もし、このままでコンタクト孔2. 4をプラグ26で埋めると、プラグ26とウェル13と が短絡する。このため、図6 (c) に示した様に、ソー ス・ドレイン領域としての不純物領域17と同一導電型 の不純物領域25をコンタクト補償用に形成している。 【0022】しかし、CMOSトランジスタにコンタク ト補償用の不純物領域25を形成するためには、NMO Sトランジスタ領域及びPMOSトランジスタ領域の各 々にを覆うレジストを形成するためのフォトリソグラフ ィと、各々の領域に対するイオン注入と、各々の領域の

レジストの剥離と、イオン注入した不純物の活性化熱処 理との合計7工程が必要である。このため、第1及び第 2 従来例のMOSトランジスタでは、製造コストが高か った。

【0023】なお、合わせずれが生じてもSiO,膜1 2の端縁部12aがエッチングされない様に素子活性領 域に合わせ余裕を確保しておけば、コンタクト補償用の 不純物領域25を形成する必要がないが、その場合は、 MOSトランジスタの微細化が困難になる。

【0024】従って、本願の発明は、自然酸化膜等の不 10 要な酸化膜をエッチングするための薬液処理を十分に行 ってもゲート酸化膜のエッチングを防止することができ るので、信頼性が高く特性も優れており、また、コンタ クト補償用のイオン注入やイオン注入した不純物の活性 化熱処理等の工程を実行する必要がなく、素子活性領域 に合わせ余裕を確保しておく必要もないので、製造コス トが低く微細化も可能な半導体装置及びその製造方法を 提供することを目的としている。

#### [0025]

【課題を解決するための手段】請求項1に係る半導体装 20 置は、ゲート電極の側面と前記ゲート電極の側部におけ る半導体基板の表面とを覆う側壁絶縁膜が、少なくとも 前記表面に接している酸化膜と、この酸化膜を覆ってい る窒化膜とを有していることを特徴としている。

【0026】この様に、請求項1に係る半導体装置で は、側壁絶縁膜の酸化膜が半導体基板の表面に接してい るので、側壁絶縁膜の窒化膜のみが半導体基板の表面に 接している構造に比べて、半導体基板に生じる応力が少 なくて、半導体基板に結晶欠陥が生じにくい。また、酸 化膜は窒化膜よりもパンドギャップが広くてエネルギー 30 障壁が高いので、側壁絶縁膜の窒化膜が半導体基板の表 面に接している構造に比べて、ホットキャリア耐性が高 62.

【0027】しかも、側壁絶縁膜の酸化膜を側壁絶縁膜 の窒化膜が覆っていて側壁絶縁膜の露出面が窒化膜であ るので、酸化膜をエッチングするための薬液を使用して も、ゲート酸化膜への薬液の浸潤を側壁絶縁膜の窒化膜 で防止することができる。このため、自然酸化膜等の不 要な酸化膜をエッチングするための薬液処理を十分に行 うことができ、薬液処理を十分に行ってもゲート酸化膜 40 のエッチングを防止することができる。

【0028】請求項2に係る半導体装置は、請求項1に 係る半導体装置において、フィールド酸化膜のうちで素 子活性領域に臨む端縁部を窒化膜が覆っていることを特 徴としている。

【0029】この様に、請求項2に係る半導体装置で は、フィールド酸化膜のうちで素子活性領域に臨む端縁 部を窒化膜が覆っているので、素子活性領域に対するコ ンタクト孔を層間絶縁膜に開孔する際に合わせずれが生 じても、窒化膜がエッチングのストッパになって、フィ 50

ールド酸化膜のエッチングが防止される。このため、コ ンタクト補償用のイオン注入やイオン注入した不純物の 活性化熱処理等の工程を実行する必要がなく、案子活性 領域に合わせ余裕を確保しておく必要もない。

【0030】請求項3に係る半導体装置の製造方法は、 ゲート電極の側面と前記ゲート電極の側部における半導 体基板の表面とに接する酸化膜と、この酸化膜の前記側 面及び前記表面とは反対の面に接する第1の窒化膜とを 形成する工程と、前記酸化膜に等方性エッチングを施し て、前記第1の窒化膜と前記半導体基板との間及び前記 第1の窒化膜と前配ゲート電極との間に溝を形成する工 程と、前記等方性エッチングの後に、第2の窒化膜を堆 積させて前記溝を埋める工程と、前記第2の窒化膜に異 方性エッチングを施して、前記溝内に前記第2の窒化膜 を残す工程とを具備することを特徴としている。

【0031】この様に、請求項3に係る半導体装置の製 造方法では、酸化膜に等方性エッチングを施して第1の 窒化膜と半導体基板との間及び第1の窒化膜とゲート電 極との間に溝を形成し、この溝内に第2の窒化膜を残し ているので、ゲート電極の側面とゲート電極の側部にお ける半導体基板の表面とに接する酸化膜を窒化膜が覆っ ていて露出面が窒化膜である側壁絶縁膜を形成すること ができる。

【0032】請求項4に係る半導体装置の製造方法は、 請求項3に係る半導体装置の製造方法において、素子活 性領域に臨む端縁部が段差部になっているフィールド酸 化膜を形成する工程と、前配異方性エッチングによって 前記端縁部を覆う前記第2の窒化膜を残す工程とを具備 することを特徴としている。

【0033】この様に、請求項4に係る半導体装置の製 造方法では、端縁部が段差部になっているフィールド酸 化膜を形成しているが、この様なフィールド酸化膜は選 択酸化法によって容易に形成することができる。また、 端縁部を覆う第2の窒化膜を異方性エッチングによって 残しているが、端縁部が段差部になっているので、この 端縁部に自己整合的に第2の窒化膜を残すことができ る。これらのために、フィールド酸化膜の端縁部を覆う 第2の窒化膜を容易に形成することができる。

#### [0034]

【発明の実施の形態】以下、不純物領域及びゲート電極 の各々の表面に高融点金属シリサイド膜を有するMOS トランジスタ及びその製造方法に適用した本願の発明の 一実施形態を図1~4を参照しながら説明する。

【0035】図1が、本実施形態のMOSトランジスタ を示している。このMOSトランジスタを製造するため には、図2 (a) に示す様に、温度が950℃程度のウ エット酸化を行うLOCOS法によって、Si基板31 の表面にフィールド酸化膜としてのSi〇、膜22を形 成する。LOCOS泰子分離の代わりに、トレンチ泰子 分離等を用いてもよい。

【0036】その後、ウェル33を形成したり、MOS トランジスタのソース・ドレイン領域間のパンチスルー を抑制するための埋め込み層(図示せず)を形成した り、MOSトランジスタの閾値電圧を調整したりするた めの不純物のイオン注入等を行う。

【0037】次に、図2(b)に示す様に、H. /O. を用いる850℃程度の温度のパイロジェニック酸化等 によって、SiO,膜22に囲まれている案子活性領域 の表面に、厚さが5nm程度のSiO,膜34をゲート 酸化膜として形成する。そして、多結晶Si膜35を全 10 面に堆積させ、従来公知のフォトリソグラフィ及び異方 性エッチングによって、多結晶Si膜35から成るゲー ト電極を形成する。

【0038】次に、図2(c)に示す様に、下記の条件 の常圧CVD法または減圧CVD法で、厚さが5~30 nm程度のSiO、膜36を堆積させ、引き続き、図2 (d) に示す様に、下記の条件で、厚さが50~200 nm程度のSi, N、膜37を堆積させる。

【0039】常圧CVD法によるSiO. 膜の形成条件  $JZ: SIH, /O, = 15 \sim 50/300 \sim 1000$ sc,c,cm,

温度:380~500℃

圧力:常圧

【0040】減圧CVD法によるSiO. 膜の形成条件  $JZ: TEOS = 100 \sim 1000 scccm$ 

The first of the second of

温度:600~800℃ 圧力: 50~150Pa

【0041】Si, N, 膜の形成条件 (減圧CVD法の 場合)

ガス: SiH, Cl,: NH, =1:10の比率程度 温度:650~800℃

圧力: 30~100Pa

【0042】次に、図3(a)に示す様に、下記の条件 の異方性エッチングを行って、SiO、膜36及びSi , N. 膜37から成る2層構造の側壁絶縁膜を多結晶S i膜35に形成する。

【0043】Si, N, 膜のエッチング条件 JA: CHF, /CO=20/80scccm 高周波電力:1500W

**圧力:5Pa** 

【0044】次に、図3(b)に示す様に、希フッ酸や 緩衝フッ酸等による等方性エッチングをSiO、膜36 に施して、Si基板31とSi、N、膜37との間及び 多結晶Si膜35とSi,N,膜37との間に夫々溝3 8 a、38 bを形成する。溝38 a の幅及び溝38 b の 深さは10~30nm程度である。なお、このとき、S iO、膜とSi, N、膜とのエッチング速度の違いか ら、Si, N、膜37はエッチングされない。

【0045】次に、図3(c)に示す様に、Si, N. 膜37を堆積させたときと同じ条件で、厚さが100~ 50 行う。

100 nm程度のSi, N、膜41を堆積させる。Si N、膜41は表面反応によって形成されるので、溝3 8bのみならず溝38aもSi,N,膜41で十分に埋 められる。

【0046】次に、図3(d)に示す様に、Si, N. 膜37を異方性エッチングしたときと同じ条件でSi, N. 膜41を異方性エッチングして、溝38a、38b 内にSi, N、膜41を残す。また、LOCOS法で形 成したSi〇、膜32では素子活性領域に臨む端縁部3 2 aが段差部になっているので、Si, N, 膜41の異 方性エッチングによって、ストリンガーと称されて端縁 部 3 2 a を 覆 う S i , N 、 膜 4 1 も 残 る 。

【0047】次に、図4(a)に示す様に、従来公知の イオン注入及び活性化熱処理によって、ソース・ドレイ ン領域としての不純物領域42を形成する。なお、この MOSトランジスタがCMOSトランジスタである場合 は、60keVの加速エネルギー及び3×10'cm' のドーズ量で砒素をNMOSトランジスタ領域にイオン 注入し、犠牲酸化膜としてのSiO、膜を全面に形成し てから、40keVの加速エネルギー及び3×10'c m<sup>-1</sup>のドーズ量でフッ化ポロンをPMOSトランジスタ 領域にイオン注入する。

【0048】その後、不純物領域42の形成に際して犠 牲酸化膜としてのSiO, 膜を形成してある場合はフッ 酸系の薬液でこのSiO、膜をエッチングし、犠牲酸化 膜としてのSiO、膜を形成していない場合でもフッ酸 系の薬液で自然酸化膜をエッチングしてから、砒素等の イオン注入で不純物領域42及び多結晶5i膜35の各 々の表面に非晶質層(図示せず)を形成する。

【0049】次に、図4(b)に示す様に、フッ酸系の 薬液で自然酸化膜をエッチングしてから、厚さが10~ 100 n m程度のTi膜やCo膜等である高融点金属膜 43を堆積させる。なお、この高融点金属膜43の堆積 に先立ってフッ酸系の薬液による多数回のエッチングを 行っているが、これらのエッチングを行う時点では、S iO. 膜36がSi, N. 膜37、41で完全に覆われ ていて、SiO、膜36が露出していない。

【0050】このため、十分なオーパエッチングを行っ ても、SiO、膜36の過剰なエッチングが抑制され、 その結果、ゲート酸化膜であるSiO,膜34へのフッ 酸系の薬液の浸潤が防止されて、SiO、膜34のエッ チングが防止されている。

【0051】次に、図4(c)に示す様に、従来公知の 方法で、不純物領域42及び多結晶Si膜35の各々の 表面にのみ自己整合的に低抵抗の高融点金属シリサイド 膜44を形成する。例えば、2段階熱処理法を用いる場 合は、温度が650℃程度の第1段階の熱処理と、アン モニア過水等による未反応の高融点金属膜43の除去 と、温度が800℃程度の第2段階の熱処理とを順次に

30

10

【0052】次に、図1に示す様に、SiO、膜である層間絶縁膜45を形成し、この層間絶縁膜45の表面を平坦化する。そして、Si、N、膜に対するSiO、膜の選択比が大きな下配の条件のエッチングで、不純物領域42に対するコンタクト孔46を層間絶縁膜45に開孔した後、このコンタクト孔46を埋めるプラグ47等を形成して、このMOSトランジスタを完成させる。

【0053】Si, N. 膜に対する選択比が大きなSi O. 膜のエッチング条件

HX : Ar/C, F, /CO = 200/10/50 sc 10 cm

高周波電力:1500W

圧力: 5 P a

【0054】ところで、図1に示した様に、不純物領域42に対するコンタクト孔46を層間絶縁膜45に開孔する際に合わせずれが生じても、Si, N、膜41がエッチングのストッパになって、フィールド酸化膜であるSiO、膜32の端縁部32aがエッチングされない。このため、コンタクト補償のための処理を実行する必要がなく、素子活性領域に合わせ余裕を確保しておく必要20もない。

【0055】なお、高融点金属シリサイド膜44を有する半導体装置の製造に際しては薬液で酸化膜をエッチングする回数が上述の様に特に多いので本願の発明が特に有効であるが、高融点金属シリサイド膜を有しない半導体装置の製造に際しても薬液で酸化膜をエッチングするので、この様な半導体装置及びその製造方法にも本願の発明を適用することができる。

[0056]

【発明の効果】請求項1に係る半導体装置では、半導体基板に結晶欠陥が生じにくく、ホットキャリア耐性が高く、しかも、薬液処理を十分に行ってもゲート酸化膜のエッチングを防止することができるので、信頼性が高い。また、自然酸化膜等の不要な酸化膜をエッチングするための薬液処理を十分に行うことができるので、特性が優れている。

【0057】請求項2に係る半導体装置では、コンタク

ト補償用のイオン注入やイオン注入した不純物の活性化 熱処理等の工程を実行する必要がなく、素子活性領域に 合わせ余裕を確保しておく必要もないので、製造コスト が低く微細化も可能である。

【0058】 請求項3に係る半導体装置の製造方法では、ゲート電極の側面とゲート電極の側部における半導体基板の表面とに接する酸化膜を窒化膜が覆っていて露出面が窒化膜である側壁絶縁膜を形成することができるので、信頼性が高く特性も優れている半導体装置を製造することができる。

【0059】 請求項4に係る半導体装置の製造方法では、フィールド酸化膜の端縁部を覆う第2の窒化膜を容易に形成することができるので、製造コストが低く微細化も可能な半導体装置を更に低コストで製造することができる。

【図面の簡単な説明】

【図1】本願の発明の一実施形態による半導体装置の側 断面図である。

【図2】一実施形態による半導体装置の製造方法の初期 の工程を順次に示す側断面図である。

【図3】一実施形態による半導体装置の製造方法の中期 の工程を順次に示す側断面図である。

【図4】一実施形態による半導体装置の製造方法の終期 の工程を順次に示す側断面図である。

【図5】本願の発明の第1従来例による半導体装置の製造方法の工程を順次に示す側断面図である。

【図6】本願の発明の第2従来例による半導体装置の製造方法の工程を順次に示す側断面図である。


【符号の説明】


31 Si基板(半導体基板) 32 SiO, 膜 (フィールド酸化膜)

32a 端縁部 35 多結晶 Si膜 (ゲート電極)

36 SiO. 膜(酸化膜) 37 Si, N. 膜(窒化膜、第1の窒化膜)

38a、38b 溝 41 Si, N. 膜(窒化膜、第2の窒化膜)





フロントページの続き